- modelsim cd ./sim命令是啥意思 ? (9篇回复)
- 安川MECHATROLINK-III芯片寄存器读取问题 (0篇回复)
- 寻找fpga开发板 bemicro cv a9 (16篇回复)
- Libero9.0简易仿真流程 (5篇回复)
- 新手请教一个PWM的程序。 (11篇回复)
- Altera FPGA CPLD设计基础篇 (高清版),欢迎DOWNLOAD! (18篇回复)
- 问大家,spartan 6没有sdram的ip核吗 (2篇回复)
- 基于 MAP 的小波域去噪算法的推导 (2篇回复)
- FPGA引脚被烧的疑问 (7篇回复)
- 图中红线所示lvds说法是否正确? (7篇回复)
- 管脚可以设置成开漏或上拉方式吗 (0篇回复)
- 求:基于PLB总线的用户IP核接口技术研究 (0篇回复)
- NMOS的Vgs未达到开启电压,NMOS能导通? (6篇回复)
- 国外人写的一本关于FPGAD的书,基于verilog的,个人觉得不... (196篇回复)
- UART通信过程中,奇偶校验的理解 (7篇回复)
- 分享:常用的FPGA开发工具软件若干(网盘) (21篇回复)
- 求教 STM32 FPGA 通过FSMC异步通信 (15篇回复)
- 求micrium账号 (6篇回复)
- iBoard TFT驱动姊妹篇:iHMI43 TFT驱动verilog版 (47篇回复)
- UART通信过程的理解 (15篇回复)
- 基于EP2C8Q208C8N的verilog hdl 语言的全套测试程序 (23篇回复)
- 基于CPLD的串并转换和高速USB通信设计 (6篇回复)
- 输出的时钟波形为什么这么差呢 (16篇回复)
- 怎么从01010101这样的帧头恢复时钟,来采集后续帧数据呢? (14篇回复)
- 求上海地区FPGA工程师救急指导增加FFT功能 (11篇回复)
- xilinx BRAM实现状态机是啥意思 ? (3篇回复)
- 请教大家,xilinx中的 是LUT 如何实现 ROM的呢 ? (3篇回复)
- 求教DspBuilder、Matlab/simulink、QuartusII、Modelsim互相兼容问题 (2篇回复)
- DLL的时钟锁定 ? (0篇回复)
- FPGA作为从机给STM32发送数据,仿真可以通过,实际却不行。 (8篇回复)
- 分享《深入浅出玩转FPGA视频学习课程特权同学35讲全[wmv] (17篇回复)
- 《基于QuartusII的数字系统VerilogHDL设计实例详解》 (68篇回复)
- 收个xilinx fpga开发板或者成品板 (0篇回复)
- ad7606采集回来的数值偏高,怎么回事,求助 (9篇回复)
- Cyclone IV AS能下载不能运行 ,JTAG是可以下载也可以运行 (12篇回复)
- 【共享】两块开发板的资料verilog(红色飓风3s700AN,YCL FPGA+US... (6篇回复)
- 夏宇闻教授的那本书适合入门verilog,有些看不懂 (21篇回复)
- 上几本fpga和verilog方面的书籍 (58篇回复)
- 请教 处理器、存储器的性能与集成度的关系 (0篇回复)
- 【芯天地FPGA】原创资料开源,温度传感器,红外,PS2鼠标.... (111篇回复)
- CY7C68013 + FPGA 调试中碰到的怪问题. (20篇回复)
- 那位大神知道为什么cyclone v到现在还没推起来 (33篇回复)
- STM32 XILINIX(XC6SLX45-2CSG324C) (13篇回复)
- 如何将图片转化为mif初始化文件 (15篇回复)
- ADC0809 FPGA程序 自己写的,新手拿去用 (5篇回复)
- cyclone IV的fpga默认上电所有的IO是高阻态吗 (16篇回复)
- 娱乐贴: MaxCoin币 算法在 ex4sgx530 FPGA板上的实现 (FPGA挖矿) (19篇回复)
- 发一个我做的CPLD+SRAM驱动4.3寸TFT控制器 (144篇回复)
- 外部数据接口同步时钟输入FPGA需要过PLL么? (5篇回复)
- 好用的TFT LCD 控制器源代码(altera_avalon_lcd_controller) UCGUI ... (14篇回复)
- 有如下两段Verilog代码,哪个好点? (20篇回复)
- 原创:FPGA 一步一步轻松入门(有网友需求的SDRAM IP core ,SPI,Uart,VGA时序,SD卡读取 全 (722篇回复)
- 出一FPGA 开发板, FPGA型号是SPARIAN XC6SLX150 高速AD是ADC0... (9篇回复)
- 语句:“assign E=(k?(n900==100):(n900==101))?1:0;”对不对? (2篇回复)
- 这两段程序问题在哪里?应该如何修改? (2篇回复)
- 请教DE1-SOC和黑金FPGA的性价比和FPGA的选购指南 (23篇回复)
- 谁能帮忙分析一下这块移动通信基带信号处理板子的硬件... (17篇回复)
- 请教一下大家xilinx中如何将一个1-4MHZ的频率,倍频4倍 (22篇回复)
- 分享一个STM32的FSMC读取FPGA的实现方法 (21篇回复)
- 收个xilinx fpga开发板 (0篇回复)
- FPGA下载软件求助 (2篇回复)
- 求FPGA,ns级脉冲检测方案 (40篇回复)
- 咱们这里搞FPGA的好冷清啊。做个调查,大家都用FPGA干什么 (85篇回复)
- vivado 2017.1好像编译速度比2015.4慢不少啊 (4篇回复)
- cy7c68013a固件程序与FPGA程序的烧写顺序 (2篇回复)
- 刚收的FPGA板,舰艇升级到航母 (50篇回复)
- 和niosii内核进行数据交互,哪种方法最好? (10篇回复)
- set_clock_grops 何时用 included_generated_clock ? (0篇回复)
- 如何将actel proasic3 程序读出来 (0篇回复)
- 求 红色飓风II RCII-CY1C 光盘资料 (2篇回复)
- Altera MAX10系列FPGA的价格及开发难度? (39篇回复)
- verilog 里if else 和 a = b ?e1 :e2选择语句有何区别 ? (8篇回复)
- 现在大家都不用CPLD了?EPM240要20多了? (26篇回复)
- [请教] CPLD做IO扩展,复用的可行性,如图 (13篇回复)
- 如何学习FPGA(经典转载,大师经验谈) (62篇回复)
- 求教FPGA中高速率数据如何边界或者中间对齐于输出时钟 (14篇回复)
- true dual port ram两边同时写,如何处理 的? (6篇回复)
- xilinx 发布帖子 总出这个 ,啥意思,谁知道啊 ? (4篇回复)
- 在哪里能找到Avalon-mm 总线突发传输的教程? (1篇回复)
- 秀一下新做的Xilinx FPGA开发板 Spartan6 XC6LX9 核心板 (26篇回复)
- alwasys@(clk)下If else 是一个时钟完成的吧 ? (3篇回复)
- 求武汉的FPGA高手指导我altera时序约束。 (0篇回复)
- 求助NIOS内核与Verilog之间通过FIFO进行数据交互的例程 (4篇回复)
- 请问,倍频怎么不起作用? (3篇回复)
- 发布一个CPLD驱动4.3寸TFT的代码 (34篇回复)
- 看看这段verilog程序应该如何修改 (3篇回复)
- EPM240需要频繁焊一遍引脚,为什么? (10篇回复)
- 调查一下Nios还有多少人在用? (31篇回复)
- modelsim仿真中的tc脚本,do文件,bat文件功能? (6篇回复)
- always@(posedge clk )中的多个if else 语句的执行顺序? (9篇回复)
- Multi-Camera Platform for Panoramic Real-Time HDR Video Construction and Rend... (4篇回复)
- usb2.0通信咨询 (9篇回复)
- xilinx SDK debug仿真出错 (1篇回复)
- 请教:大家都用什么工具阅读 verilog 代码 (20篇回复)
- 谁给我编写这段verilog代码我出一百元饭钱 (31篇回复)
- 大家水做个哈希函数啊? (13篇回复)
- 谁指出附AHDL语言程序问题我出100块钱的饭钱。 (5篇回复)
- 我出100元饭钱找人给我看一下我的AHDL语言程序 (3篇回复)
- 请帮忙看看下面另外几个verilog HDL程序问题如何修改 (4篇回复)
- 请看一下这段问题verilong HDL语言应怎么改 (3篇回复)