搜索
收藏本版 (105) |订阅

FPGA 今日: 0|主题: 10105|排名: 28 

版主: wye11083
作者 回复/查看 最后发表
买到 EPM7032AE 假货?大家帮忙看看,附靓图 gongxd 2010-12-31 279252 cztian 昨天 13:10
artix 和 KINTEX 之间用GTP,GTX跑相同参数的发送接收例程无法通讯 New ackyee 4 天前 13270 ackyee 3 天前
求FPGA 入门推荐 新人帖 attach_img New 道和顺李工 4 天前 7387 智涅 4 天前
fpga +W5300控制流程设计程序 armok. 2021-7-21 1276 armok. 2021-7-21 19:35
求骏龙fpga核心板的资料 tdatd 2021-7-19 0267 tdatd 2021-7-19 16:25
请教,Xilinx SDK的sdout,有没有办法输出到一个文件? attach_img xxdd 2021-7-16 3288 xxdd 2021-7-18 23:47
统计:想做一块xc7k325 核心板,采用DDR3内存条还是颗粒? attach_img heatlevel hxl_led 2018-9-13 563907 fengxin32 2021-7-12 22:43
有没有大神用FPGA做过eDP接口? attachment xxdd 2020-5-21 163554 zzz123456 2021-7-5 18:02
求推荐 加密芯片,用于保护FPGA 的IP attach_img yirenonege 2021-6-29 10819 xxdd 2021-6-30 20:35
请大家推荐一下Artix7可用的配置芯片,试了好几款都不行 attach_img xxdd 2021-6-21 11858 advantech 2021-6-28 00:14
ASK、FSK、AM、PSK、FM芯片选型 scutfanyu 2013-8-19 152291 AUDIO_TANXIAOLI 2021-6-24 17:51
国产替代EP4CE6、E10、E22的FPGA有没有? zchong 2021-6-22 1585 wye11083 2021-6-22 16:49
FPGA 的 gtp差分信号,定义管脚的时候软件里只能定义到N 奇怪 attach_img ackyee 2021-6-18 3543 ackyee 2021-6-22 13:09
【分享】转载GAL器件烧写时序资料 attachment t3486784401 2018-4-8 383895 wiisir 2021-6-14 19:53
XILINX HDMI IP核分辨率是由MCU 决定的 还是由AXI4的数据流决定的? ackyee 2021-5-24 1741 swdebug 2021-6-12 09:42
关于液晶屏DE模式的一点疑问。 attach_img hunningtu 2012-8-22 176584 swdebug 2021-6-12 09:38
HDMI IP接口AXI4最小2PPC的, 我SENSOR 过来是1PPC的,怎么对接呢? ackyee 2021-6-3 1600 swdebug 2021-6-12 09:33
开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码 attach_img heatlevel  ...2 boyiee 2019-6-16 12916721 ackyee 2021-6-11 17:11
【已解决】移植XILINX官方的HDMI2.0 IP后输出4k60图像会有细微噪点 attach_img ackyee 2021-5-18 121160 astankvai 2021-6-9 10:04
自己收集的FPGA资料,给需要的朋友 精华 digest heatlevel  ...23456..12 bjj9217 2009-8-8 1104436686 stallone007912 2021-6-5 14:49
crc校验的疑惑【标题不合格】 scq198501 2021-5-30 1637 armok. 2021-5-30 10:45
FPGA识别不了华邦W25Q的芯片,咋回事呀 新人帖 bingo_zhang 2021-3-19 61896 张小盒 2021-5-29 15:59
FPGA 视频图像处理 现在大家是裸奔写的多还是用HLS 用的多? ackyee 2021-5-26 4950 wye11083 2021-5-26 23:35
磁珠应该怎么选择 ? attachment chiptech 2013-11-25 204709 Gaga9199 2021-5-25 23:39
高云半导体的FPGA,有人用过吗,坑大不大? attach_img xxdd 2021-3-27 182817 orta1986 2021-5-25 13:25
verilog语句 assign Y= flag?(en?1'bz:a):1'b0;怎么转为vhdl attach_img 狂羁青马 2021-5-19 5782 狂羁青马 2021-5-22 09:27
基于FPGA 的数字下变频 cic hb fir滤波器的设计 attachment armok. 2021-5-20 1683 armok. 2021-5-20 18:26
请大家推荐一个 编译VIVADO 速度快的 电脑配置,或者小型服务器 预算1.5W以内 attach_img ackyee 2020-12-15 293806 neutronlmk 2021-5-19 05:04
大家帮忙看这个芯片有没有问题,A3P125, RroASIC3 attach_img xinjin 2021-5-13 311365 Doding 2021-5-17 17:58
有没有大佬研究过USB转JTAG和UART合二为一? attach_img zkf0100007 2020-3-9 275409 zkf0100007 2021-5-17 14:35
又对比了下 linux 下和 WIN10下的VIVADO 的编译速度 ackyee 2021-5-13 81248 swdebug 2021-5-13 12:12
5950x 和 i7 7700 在VIVADO 2018.3下对比 ackyee 2021-5-11 2989 ackyee 2021-5-11 16:10
不搞FPGA了,现分享红芯FPGA开发板的资料,陆续、分批上传~ attach_img heatlevel  ...2 tianming 2013-3-19 14917467 sxt 2021-5-8 15:54
红芯FPGA开发板资料分享,百度云盘 wzd5230 2014-8-9 273399 sxt 2021-5-8 15:37
FPGA S形加减速 求思路! attach_img liaub07 2017-10-12 112828 dt1239672197 2021-5-6 22:23
分享 Quartus II 9.1sp2 软件包 xiaohe669 2020-1-15 206175 xiaohe669 2021-5-6 21:29
实现 WS2812 Like 接口 attach_img Eworm001 2020-6-9 123277 zya2008 2021-5-4 11:16
请问如何在quartus中把2个SOF文件合成1个? tombfw 2021-4-30 0754 tombfw 2021-4-30 16:36
求助,有遇到过zynq的fpga能下载,arm不能下载的情况吗? bangbangji 2021-4-28 81033 wye11083 2021-4-29 21:35
关于Altera历史上(二十年前)所生产的可编程逻辑器件 attach_img cztian 2021-4-27 241894 zer0m419 2021-4-29 11:57
请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的,一定要加上吗? attach_img ackyee 2021-4-23 3908 swdebug 2021-4-26 15:29
悬赏 请教下的xilinx k7 160t -2等级 hdmi rx最大分辨率是多少? - [悬赏 100 汤圆] swdebug 2021-4-13 11055 swdebug 2021-4-23 16:15
FPGA进行高速GTP收发如两边晶振频率有细微差别,会丢数据吗? attach_img ackyee 2021-4-12 41154 zkf0100007 2021-4-21 15:55
去年画了 KINTEX160T的板子没有下程序只上电就能到50多度正常吗? ackyee 2021-4-14 71132 ackyee 2021-4-14 21:20
还有个FPGA DDR 的问题, 什么情况下BANK要接VRP,VRN,VREF等 ackyee 2021-4-12 1901 wye11083 2021-4-12 23:26
今天看了几家FPGA DDR部分的设计,都拿1.35V 的颗粒接1.5了,奇怪 attach_img ackyee 2021-4-12 61299 canopen 2021-4-12 23:16
Xilinx Platform cable USB升级固件中断造成连不上如何处理? attach_img mangolu 2021-4-9 131475 mangolu 2021-4-10 19:38
求助:xilinx的两款CPLD求对比介绍 ShyFox 2021-3-29 201817 wiisir 2021-4-1 21:30
开搞OpenVizsla usb 协议分析仪 attach_img heatlevel  ...2 wxws 2019-10-25 1219799 XIVN1987 2021-4-1 11:44
谁有Digilent Spartan-3E官方例程代码? attach_img mangolu 2021-3-23 111239 mangolu 2021-3-25 19:00
求教HDMDI2.0 IP 用差分时钟代替可编程时钟固定频率该选多少 ackyee 2021-3-25 0905 ackyee 2021-3-25 13:22
Xilinx 下载器 Digilent JTAG-HS3 所有资料 attachment heatlevel  ...2 gwnpeter 2018-9-12 14221277 我做我的王 2021-3-24 10:08
请教一个关于ZYNQ DDR方面的问题,PS 和PL 是否都需要接DDR ackyee 2021-3-23 211391 zxq6 2021-3-24 08:39
综合时自动插入Clock gating来减小面积和功耗.docx attachment armok. 2021-3-23 1890 armok. 2021-3-23 20:05
请教大家,vivado下,如何直接在hdl代码里添加时序约束? xxdd 2021-3-23 0974 xxdd 2021-3-23 08:57
凌阳爱普FPGA开发板资料求助 attach_img wuq_cody 2021-3-19 21301 kafeiwutang 2021-3-19 20:46
带DELAYCTRL的SelectIO模块,编译报错REFCLK不同,怎么处理? xxdd 2021-3-15 71197 wye11083 2021-3-16 19:39
有没有坛友用过开源的DDR3控制器软核,可否推荐一下 xxdd 2021-3-14 171476 xxdd 2021-3-15 12:04
对于vivado不支持的spi flash型号,有没有办法强制烧录? xxdd 2021-3-10 61399 wye11083 2021-3-10 16:44
xlinx的FPGA 一般简单开发调试烧写用ISE这个工具就可以了么,能否分享下下载链接 justdomyself 2021-1-25 41747 wye11083 2021-3-6 01:16
求教,XILINX官方ZYNQ电路IO直接输出HDMI,为什么大家还是喜欢用专用RGB888转HDMI ackyee 2021-3-5 21390 wye11083 2021-3-5 21:31
有没有人用过Artix-7 pll的动态重配置功能,重配置后lock信号为什么会一直为低? xxdd 2021-3-2 21152 xxdd 2021-3-2 18:20
个人对GAL系列简单可编程逻辑器件(SPLD)烧录方法的总结,请多加指教! 新人帖 attach_img cztian 2021-1-18 152066 simplorer 2021-3-2 17:28
需封装自定义的Axi总线IP, 请推荐一个verilog的模板 swdebug 2021-3-1 41265 denike 2021-3-1 15:36
论SSTL/HSTL用作高速低精度(四位以内)模数转换的可行性? attach_img cztian 2021-2-18 51436 cztian 2021-2-27 13:12
请教VHDL语法不同端口映射同一个端口的问题 attach_img 阿豪博士 2021-2-22 181463 cztian 2021-2-24 17:46
generate SpinalHDL BlackBox from Verilog File Utils 脚本共享 attachment Eworm001 2020-4-30 72288 snowy 2021-2-24 16:19
CPLD项目实践需求:求一些创新的好玩的小项目,其中用到CPLD的技术。 rei1984 2020-9-25 394515 cztian 2021-2-24 13:23
几本FPGA相关书籍;The Design Warrior's Guide To FPGAs等 tear086 2010-6-28 134972 ggaaoo 2021-2-21 22:36
RTL8211EG芯片上电之后网口不亮,网络也ping不通 attach_img xqn2012 2020-8-5 103134 xqn2012 2021-2-20 19:00
对1.2Gbps的高速差分信号,进行4倍过采样实现CDR,怎么设计比较合理? xxdd 2021-2-18 111511 wye11083 2021-2-18 22:36
4路MIPI CSI camera同步采集,有啥方案推荐么 attach_img huangdog 2021-2-18 71549 huangdog 2021-2-18 13:50
LVDS跨bank讲究 again 2021-1-22 31732 leeseel 2021-2-9 21:55
有用过Altera MAX 5000系列(EPM5032)的朋友吗? attach_img cztian 2021-2-9 171554 cztian 2021-2-9 14:37
申请阿莫下载:sony的SLVS-EC接口协议规范 attachment lulinchen 2021-2-8 21382 armok. 2021-2-9 09:54
纯FPGA实现的收音机 精华 attach_img digest heatlevel  ...2 小LV要加油 2018-5-15 10616898 lucky_jeck 2021-2-6 14:08
请大家帮忙在pudn上下载本书《FPGA/CPLD应用设计200例》 liuzq1981 2018-4-28 212898 phenomenon 2021-2-4 01:05
有没有人用过microblaze,读写一次外设,要20个时钟周期时,有无办法加速? attach_img xxdd 2021-1-30 51583 xxdd 2021-1-31 01:59
悬赏 请教一下,xilinx 7系列的MIG DDR3控制器,app_addr与ddr颗粒的物理空间是怎么对应的? - [悬赏 100 汤圆] attach_img xxdd 2020-12-31 21834 zhujiezuo 2021-1-30 15:07
发个花了2天时间为了降低~200个LUT而做的16位专用处理器 精华 attachment digest heatlevel wye11083 2018-11-16 465716 zya2008 2021-1-30 15:06
请问有在赛灵思spartan-6实现uart的MODBUS协议吗? 阿豪博士 2021-1-25 31559 阿豪博士 2021-1-27 16:07
离奇的DDR3时序问题——疑似国产DDR3不完全兼容JEDEC规范 wye11083 2020-6-8 213798 wye11083 2021-1-21 10:16
有个比较初级的问题请教,用逻辑堆的串转并,和用SERDES 的串转并有什么区别? ackyee 2021-1-19 61637 prow 2021-1-20 21:16
怎么实现LED白平衡自动调达? attachment 大哥年 2016-5-27 193389 rongshengju02 2020-12-26 16:49
国产FPGA求推荐 QuietE 2020-9-30 204036 bingo_zhang 2020-12-25 17:01
对于vivado sdk中是否有xvc功能? xiehao123xiehao 2020-12-24 41511 xiehao123xiehao 2020-12-25 09:30
哪位大神有smartlynq的相关代码,实现原理? xiehao123xiehao 2020-12-24 01381 xiehao123xiehao 2020-12-24 17:55
【有偿求助】关于FPGA实现低功耗DDR控制器的需求 qhq5607 2020-12-10 131995 ddxoxpp 2020-12-24 13:53
Xilinx IP核解密源码 attachment heatlevel tiancai_ 2014-8-17 6621633 ddxoxpp 2020-12-24 12:12
摄像头的mipi信号可以直接用FPGA的LVDS接口接收吗? xxdd 2020-12-21 21691 zkf0100007 2020-12-23 10:06
zynq的光纤如何跟电脑通信? zxq6 2020-12-19 61998 zkf0100007 2020-12-23 10:02
有没有谁用altera的CPLD EPM240,怎样通过MCU烧录 attachment 夏日么么茶 2017-9-18 133932 zhanyanqiang 2020-12-21 21:42
cpld在线升级,有个jbi_delay的函数需要改,谁有经验? 新人帖 sara-he 2013-4-5 83350 zhanyanqiang 2020-12-21 21:40
请教,EPM240 是否有独立烧写的软件,脱机烧写 danfeidie 2020-9-3 92721 zhanyanqiang 2020-12-21 21:01
ZYNQ LWIP接收包数据无法超过1500,有什么办法进行配置了 xiehao123xiehao 2020-12-18 71970 vtte 2020-12-19 13:33
xilinx XVC无法进行下载bit文件 xiehao123xiehao 2020-12-18 01460 xiehao123xiehao 2020-12-18 09:13
使用TCL脚本对应ZYNQ进行固化,固化失败 xiehao123xiehao 2020-12-9 21732 xiehao123xiehao 2020-12-17 17:52
xilinx XVC进行下载bit文件 xiehao123xiehao 2020-12-17 01430 xiehao123xiehao 2020-12-17 17:49
原创:一步一步学习开源32位CPU or1200(众多的IP core,三年来的资料,收集,全部奉送, 精华 digest heatlevel  ...23456..7 hxl_led 2010-12-19 65291815 zh17863917115 2020-12-16 21:11
明天 last day,预计至少一个月的休息时间,免费帮忙开发 FPGA 程序兼练手 abutter 2020-4-29 677237 xxdd 2020-12-16 11:38
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 ( 公安交互式论坛备案:44190002001997 粤ICP备09047143号 )

GMT+8, 2021-7-31 01:33

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块