amoBBS 阿莫电子论坛

 找回密码
 注册
搜索
收藏本版 (104) |订阅|存档

FPGA 今日: 1 |主题: 10015|排名: 36 

作者 回复/查看 最后发表
Kintex 7k325t大概价格多少 picobox 2018-1-29 211317 hxl_led 2018-2-11 19:18
个人感觉VHDL比verilog好用,你觉得呢 attachment heatlevel tigeroser 2016-3-17 897046 star_tale 2018-2-10 14:35
求助,做了个ZYNQ板子,2片 DDR3 采用FLYBY 走线,芯片发热死... attach_img 孤独的猫 2017-12-13 725883 chenqi 2018-2-9 12:55
systemverilog中的 $属于一个什么符号 ? atom100 2018-2-6 0197 atom100 2018-2-6 18:51
systemverilog里函数的返回值 ? attach_img atom100 2018-2-6 0175 atom100 2018-2-6 17:20
有用过AGM(遨格芯微)和ANLOGIC(安路科技)两家的FPGA的吗?据..... htjgdw 2018-1-30 131688 xwkm 2018-2-2 13:24
Quartus编译过的程序在Pro里竟然编译通不过? sme 2018-1-31 2323 sme 2018-1-31 13:09
求一份完整的ZYBO的原理图 sjx000000 2018-1-30 2413 dr2001 2018-1-31 09:52
求下载STM32_SPI_FPGA attachment xuysh 2018-1-19 2588 xuysh 2018-1-30 14:59
FPGA能不能实现这样的需求:一路脉冲输入,复制4路输出? whatcanitbe 2017-11-14 401864 RAMILE 2018-1-29 11:16
一个always内有两个case 。。。endcase ? atom100 2016-8-7 3575 jm2011 2018-1-22 17:33
请教XILINX 的中高端FPGA是如何排序的 Artix Kintex Spartan ... ackyee 2018-1-20 102529 dr2001 2018-1-21 20:04
FPGA读取OV7670 摄像头, 在VGA上显示异常 求教 attach_img ackyee 2016-7-14 2896 小学肄业 2018-1-20 20:49
[已解决]求DDR2时序约束解决办法 xivisi 2018-1-6 10942 563872381hai 2018-1-20 12:18
modelsim cd ./sim命令是啥意思 ? atom100 2017-12-26 9531 redroof 2018-1-19 16:01
安川MECHATROLINK-III芯片寄存器读取问题 My_Cheeses 2018-1-16 0263 My_Cheeses 2018-1-16 14:21
寻找fpga开发板 bemicro cv a9 givealittletime 2018-1-9 161180 nibia 2018-1-16 08:40
z7板子linux加载过程中随机崩溃,求助 zkf0100007 2017-12-28 3439 zkf0100007 2018-1-3 23:10
Libero9.0简易仿真流程 attachment quanqiuy 2013-4-11 5968 bangbangji 2017-12-28 19:26
寻求FPGA实现4K级的ipcore attachment rerainings 2017-12-27 15787 rerainings 2017-12-27 17:51
新手请教一个PWM的程序。 bestwyysx 2009-12-8 111950 weidadejang 2017-12-27 13:42
Altera FPGA CPLD设计基础篇 (高清版),欢迎DOWNLOAD! attachment orange-208 2012-9-16 182416 贪吃的蚂蚁 2017-12-22 09:39
问大家,spartan 6没有sdram的ip核吗 boy1986 2017-12-16 2330 wye11083 2017-12-16 13:32
基于 MAP 的小波域去噪算法的推导 attach_img myshworks 2017-12-14 2366 myshworks 2017-12-14 13:17
FPGA引脚被烧的疑问 guo407214944 2017-12-8 7587 wiser803 2017-12-13 14:15
图中红线所示lvds说法是否正确? attach_img atom100 2017-12-11 7542 ziruo2002ab 2017-12-12 16:01
管脚可以设置成开漏或上拉方式吗 attach_img guo407214944 2017-12-11 0305 guo407214944 2017-12-11 11:47
求:基于PLB总线的用户IP核接口技术研究 xuysh 2017-12-11 0234 xuysh 2017-12-11 09:02
NMOS的Vgs未达到开启电压,NMOS能导通? attach_img wjfblack 2017-4-21 61091 yinlvym 2017-12-7 23:43
国外人写的一本关于FPGAD的书,基于verilog的,个人觉得不... 新人帖 attachment heatlevel  ...2 mayo20102012 2013-4-8 19613964 小轩窗 2017-12-7 12:35
UART通信过程中,奇偶校验的理解 myshworks 2017-12-1 7942 myshworks 2017-12-6 19:19
分享:常用的FPGA开发工具软件若干(网盘) heatlevel ShyFox 2017-4-15 212865 小轩窗 2017-12-6 13:15
求教 STM32 FPGA 通过FSMC异步通信 attach_img littleGnss 2013-6-10 154199 liyanfeng 2017-12-4 16:54
求micrium账号 新人帖 attachment xOpenLee 2017-3-9 61326 2201 2017-12-4 11:33
iBoard TFT驱动姊妹篇:iHMI43 TFT驱动verilog版 attach_img flyfox8 2014-8-25 472888 thyewfty 2017-12-2 20:48
UART通信过程的理解 attach_img myshworks 2017-12-1 15685 myshworks 2017-12-1 19:44
基于EP2C8Q208C8N的verilog hdl 语言的全套测试程序 cixizq 2011-8-13 233288 lyl520719 2017-12-1 15:34
基于CPLD的串并转换和高速USB通信设计 fourir 2011-8-16 61883 天行者 2017-11-30 14:56
输出的时钟波形为什么这么差呢 attach_img myshworks 2017-11-25 16884 myshworks 2017-11-30 13:37
怎么从01010101这样的帧头恢复时钟,来采集后续帧数据呢? DanielDeng 2012-2-24 141851 jjl3 2017-11-29 21:58
求上海地区FPGA工程师救急指导增加FFT功能 attach_img liuerbin 2017-8-19 111144 幸福的鱼 2017-11-28 20:31
xilinx BRAM实现状态机是啥意思 ? attach_img atom100 2017-11-23 3336 xivisi 2017-11-24 15:37
请教大家,xilinx中的 是LUT 如何实现 ROM的呢 ? attach_img atom100 2017-11-22 3360 zkf0100007 2017-11-23 11:03
求教DspBuilder、Matlab/simulink、QuartusII、Modelsim互相兼容问题 新人帖 diandianer 2017-11-22 2253 jjl3 2017-11-23 07:56
DLL的时钟锁定 ? attach_img atom100 2017-11-23 0232 atom100 2017-11-23 02:57
FPGA作为从机给STM32发送数据,仿真可以通过,实际却不行。 attach_img thy110 2017-11-20 8596 thy110 2017-11-21 09:10
分享《深入浅出玩转FPGA视频学习课程特权同学35讲全[wmv] attach_img cyberspice 2015-12-3 172132 梦天奇幻 2017-11-20 15:32
发一个OV7670采集图像在VGA显示的详细教程,详细到每行代码 heatlevel mcupro 2016-10-19 404758 梦幻时空 2017-11-20 08:46
《基于QuartusII的数字系统VerilogHDL设计实例详解》 attachment heatlevel eva015401 2014-3-3 685956 梦天奇幻 2017-11-16 09:11
收个xilinx fpga开发板或者成品板 huangzzjy22 2017-11-14 0382 huangzzjy22 2017-11-14 14:33
ad7606采集回来的数值偏高,怎么回事,求助 attach_img thy110 2017-11-4 9691 zqf441775525 2017-11-12 22:29
Cyclone IV AS能下载不能运行 ,JTAG是可以下载也可以运行 attach_img thy110 2017-11-2 12573 pldjn 2017-11-11 23:35
【共享】两块开发板的资料verilog(红色飓风3s700AN,YCL FPGA+US... attachment chadusb 2012-8-28 61421 gyj82117 2017-11-8 21:52
夏宇闻教授的那本书适合入门verilog,有些看不懂 bias 2016-9-6 212069 lyl520719 2017-11-8 06:34
上几本fpga和verilog方面的书籍 weixintec 2010-9-27 587281 lyl520719 2017-11-8 06:04
请教 处理器、存储器的性能与集成度的关系 MetalSeed 2017-11-7 0297 MetalSeed 2017-11-7 16:08
【芯天地FPGA】原创资料开源,温度传感器,红外,PS2鼠标.... attachment heatlevel  ...2 芯天地 2014-5-31 1118543 wujinliang 2017-11-7 12:41
CY7C68013 + FPGA 调试中碰到的怪问题. 新人帖 attach_img beck75 2012-8-29 202779 xycfwrj 2017-11-7 12:30
那位大神知道为什么cyclone v到现在还没推起来 YFM 2015-4-6 332988 hopeqiu 2017-11-7 11:50
STM32 XILINIX(XC6SLX45-2CSG324C) xuysh 2017-7-10 131065 richards 2017-11-6 16:45
如何将图片转化为mif初始化文件 cj501813910 2011-7-19 153530 lyl520719 2017-11-3 11:38
ADC0809 FPGA程序 自己写的,新手拿去用 attachment zhang849920 2012-10-3 51438 hkjabcd 2017-11-2 14:26
cyclone IV的fpga默认上电所有的IO是高阻态吗 attach_img ababvic 2017-10-23 16781 passage110 2017-10-25 16:23
娱乐贴: MaxCoin币 算法在 ex4sgx530 FPGA板上的实现 (FPGA挖矿) attachment hxl_led 2017-7-24 192838 bulejeans 2017-10-25 10:02
ZYNQ双核双系统方案 huchl 2014-9-25 535876 rerainings 2017-10-23 14:03
发一个我做的CPLD+SRAM驱动4.3寸TFT控制器 attachment heatlevel  ...2 jianfengxixi 2013-8-30 14413499 mimifa 2017-10-21 19:35
有没有谁用altera的CPLD EPM240,怎样通过MCU烧录 attachment 夏日么么茶 2017-9-18 121386 93434387@qq.com 2017-10-19 19:54
外部数据接口同步时钟输入FPGA需要过PLL么? jianfengxixi 2017-9-24 5531 最笨的企鹅 2017-10-18 07:36
好用的TFT LCD 控制器源代码(altera_avalon_lcd_controller) UCGUI ... attach_img heatlevel hxl_led 2017-8-4 141772 kupier 2017-10-16 22:29
有如下两段Verilog代码,哪个好点? zxq6 2017-9-14 201091 yf869778412 2017-10-16 15:51
上一个比较强悍的工程NIOSII+UCOSII+UCGUI attach_img heatlevel searchsky 2013-10-11 243562 sanwa 2017-10-13 11:33
原创:FPGA 一步一步轻松入门(有网友需求的SDRAM IP core ,SPI,Uart,VGA时序,SD卡读取 全 attach_img digest heatlevel  ...23456..8 hxl_led 2011-4-14 72293673 ggggidtf520 2017-10-10 23:43
出一FPGA 开发板, FPGA型号是SPARIAN XC6SLX150 高速AD是ADC0... tangwubing1988 2017-5-16 91132 wujinliang 2017-10-10 15:44
语句:“assign E=(k?(n900==100):(n900==101))?1:0;”对不对? liudingding 2017-10-9 2348 zaldy30 2017-10-9 17:22
这两段程序问题在哪里?应该如何修改? attach_img liudingding 2017-10-6 2398 chenchaoting 2017-10-6 10:23
请教DE1-SOC和黑金FPGA的性价比和FPGA的选购指南 chsry 2014-6-11 232865 sblpp 2017-10-4 20:24
谁能帮忙分析一下这块移动通信基带信号处理板子的硬件... attach_img dragonlands 2017-9-21 17953 huangqi412 2017-9-27 18:02
请教一下大家xilinx中如何将一个1-4MHZ的频率,倍频4倍 attach_img opiviqo 2017-9-22 221036 opiviqo 2017-9-24 13:19
分享一个STM32的FSMC读取FPGA的实现方法 heatlevel xlwq 2013-1-26 216960 gzhua20088ssj 2017-9-23 13:38
收个xilinx fpga开发板 vjcmain 2017-9-22 0418 vjcmain 2017-9-22 09:32
FPGA下载软件求助 guo407214944 2017-9-21 2273 guo407214944 2017-9-21 13:50
悬赏 求FPGA,ns级脉冲检测方案 - [悬赏 30 莫元] dream215 2017-3-8 402340 lvyi913 2017-9-20 22:20
投票 咱们这里搞FPGA的好冷清啊。做个调查,大家都用FPGA干什么 attachment heatlevel wye11083 2017-7-4 857230 jxyctwt 2017-9-19 21:52
vivado 2017.1好像编译速度比2015.4慢不少啊 zxq6 2017-9-19 4712 zxq6 2017-9-19 12:50
cy7c68013a固件程序与FPGA程序的烧写顺序 yuloong 2016-1-19 2856 461675770@qq.co 2017-9-17 19:50
刚收的FPGA板,舰艇升级到航母 attach_img sme 2017-9-11 502412 nibia 2017-9-14 08:49
和niosii内核进行数据交互,哪种方法最好? bolizhicheng204 2017-8-14 10589 NJ8888 2017-9-10 21:35
set_clock_grops 何时用 included_generated_clock ? atom100 2017-9-9 0250 atom100 2017-9-9 20:17
如何将actel proasic3 程序读出来 kenson 2017-9-7 0301 kenson 2017-9-7 15:02
求 红色飓风II RCII-CY1C 光盘资料 attachment hustwjg 2017-9-5 2345 hustwjg 2017-9-6 10:18
Altera MAX10系列FPGA的价格及开发难度? simplorer 2016-1-22 393578 kenson 2017-9-5 19:47
verilog 里if else 和 a = b ?e1 :e2选择语句有何区别 ? atom100 2017-8-19 8535 yangff 2017-9-4 20:50
现在大家都不用CPLD了?EPM240要20多了? john78 2017-8-24 262331 yangff 2017-9-4 20:46
[请教] CPLD做IO扩展,复用的可行性,如图 attach_img yemingxp2 2017-8-31 13868 iqxt88 2017-8-31 22:19
如何学习FPGA(经典转载,大师经验谈) 新人帖 attachment heatlevel sky_prince 2013-4-19 6214639 JasonCry 2017-8-28 11:16
求教FPGA中高速率数据如何边界或者中间对齐于输出时钟 advantech 2017-8-17 14551 advantech 2017-8-25 17:07
true dual port ram两边同时写,如何处理 的? atom100 2017-7-16 6724 dcl_yufeimen 2017-8-25 08:30
xilinx 发布帖子 总出这个 ,啥意思,谁知道啊 ? attach_img atom100 2017-8-23 4600 shawn_bu 2017-8-23 09:02
在哪里能找到Avalon-mm 总线突发传输的教程? bolizhicheng204 2017-8-22 1283 YFM 2017-8-22 23:05
秀一下新做的Xilinx FPGA开发板 Spartan6 XC6LX9 核心板 attach_img 409926778 2013-4-9 268169 xuysh 2017-8-21 22:49
下一页 »

快速发帖

友情提示:标题不合格、重复发帖,将会被封锁ID。详情请参考:论坛通告:封锁ID、获得注册邀请码、恢复被封ID、投诉必读
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|阿莫电子论坛(原ourAVR/ourDEV) ( 公安备案:44190002001997(交互式论坛) 工信部备案:粤ICP备09047143号 )

GMT+8, 2019-11-22 14:20

阿莫电子论坛, 原"中国电子开发网"

© 2004-2018 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块