搜索
收藏本版 (107) |订阅

FPGA 今日: 0|主题: 10361|排名: 36 

版主: wye11083
作者 回复/查看 最后发表
请教一下,xilinx的artix7系列fpga ddr3控制器最大能支持多大位宽? attach_img xxdd 2020-10-24 53553 wye11083 2020-10-25 12:33
EBAZ4205 25M以太网时钟供给PL后会导致以太网不通 xukkkkkk 2020-5-4 44016 Monklong 2020-10-23 08:36
ZYNQ XC7Z020系列中MIO1使用3.3V供电,但是我的千兆PHY为2.5V供电,那能够运行么 xiehao123xiehao 2020-10-20 43099 zkf0100007 2020-10-20 21:19
求艾曼epm1270 CPLD开发板资料 attach_img flyfox8 2020-10-17 42045 flyfox8 2020-10-18 06:01
quartus 里面的pin planner内默认的 IO standard 起什么作用。 attach_img rei1984 2020-10-14 73400 rei1984 2020-10-15 11:54
请教PC并口与3.3V的FPGA通信直接串电阻或是要用TXB0108电平转换芯片好 ndt2000 2020-10-14 21961 ndt2000 2020-10-14 17:50
tqfp-44封装的cpld 有哪些型号? attach_img rei1984 2020-10-10 42285 zhanyanqiang 2020-10-14 11:04
使用ROM查找表实现DDS与直接调用FPGA DDS ip核之间有什么区别 xiehao123xiehao 2020-10-12 12089 谭春林 2020-10-13 14:16
调查: 如开源项目 大家对哪款cpu 在FPGA里实现感兴趣  8051 AVR PIC 还是别的 IP c  ...2 hxl_led 2010-12-24 10918002 shange144k8 2020-10-11 10:45
程序多写一句话,编译出来反而占用更少的LE。 CPLD的程序优化问题 attach_img rei1984 2020-9-22 233646 Alpha_Lee 2020-10-11 02:25
请问有没有能替代CYUSB3014的芯片,用在高速采集卡上 cpumaker 2019-10-19 1310144 cloudxxcloud 2020-10-10 07:53
请教各位一个FPGA Verilog语法问题,查了很多地方都不清楚 新人帖 hpsky 2020-8-5 83143 get500wan 2020-10-8 08:50
ep4ce16e22的io只能输出0.9v,从什么地方下手排查呢? zxq6 2020-9-16 122465 竹叶听筝 2020-10-7 09:47
为什么常用的sram,厂家标称的速度那么慢? rei1984 2020-10-6 123777 polarbear 2020-10-6 22:49
纠结已久,还是决定上传,深入浅出FPGA,你懂的! attachment heatlevel  ...2 orange-208 2012-9-15 14318340 云龙起舞 2020-10-5 17:21
cpld 驱动 VGA 640*480 液晶的代码,一直黑屏无显示,有通辽遇到过吗 attach_img rei1984 2020-9-9 112778 huangqi412 2020-9-29 20:21
请教Xilinx hdmi rx 数据流嵌入sav, eav的问题 attach_img swdebug 2020-9-23 42323 swdebug 2020-9-25 23:49
FPGA与串行输出ADC之间连接好做吗? 新人帖 daydayup! 2014-2-25 134657 icherry 2020-9-25 08:24
本人收集的所有FPGA精华资源(书籍,PPT,IP核,实例) 精华 attach_img digest heatlevel  ...23456 dytdyt2010 2012-5-20 58291053 gududedianzi 2020-9-21 13:48
EPM240 ,实际工程编译后用了 80% 的LE ,会不会出问题? attach_img rei1984 2020-9-18 173079 xyz543 2020-9-21 12:26
cyclone iv 系列,io延迟最低可以到多少? zxq6 2020-9-21 32091 wye11083 2020-9-21 12:25
大部分的fpga开发板都把DDR3L当DDR3来用,这样难道没风险吗? xxdd 2020-9-18 83211 yhg-cad 2020-9-19 01:19
想询问大佬们紫光同创的PGL12G的价格 吕布MCU 2020-9-18 02225 吕布MCU 2020-9-18 16:32
好头疼的CPLD 通讯协议调试!!找不到合适的调试方法 wowangru 2018-12-1 225203 rei1984 2020-9-16 09:55
来点干货,把VexRiscv调通了,正在全面迁移到RV32平台中。 attachment wye11083 2019-1-30 159600 Eworm001 2020-9-15 16:58
高速CCD数字接口摄像机设计 attachment heatlevel 青年湖畔 2012-6-12 6711469 zhangzif 2020-9-13 20:24
XILINX 有没有脱机下载器? huangyiting1990 2020-9-9 122989 at90s 2020-9-10 16:58
ZYNQ QSPI可以用来做数据存储不 xiehao123xiehao 2020-9-3 32346 幸福的鱼 2020-9-8 08:33
菜鸟制作EP3C40+DDR2+USB3.0核心板 attach_img heatlevel  ...2 wildgoose0712 2012-11-6 10612808 Pjm2008 2020-9-6 19:04
ZYNQ读写QSPI flash,写flash后,程序进入网口死循环 xiehao123xiehao 2020-9-5 12465 xiehao123xiehao 2020-9-5 17:15
ZYNQ QSPI做数据存储 xiehao123xiehao 2020-9-4 02116 xiehao123xiehao 2020-9-4 17:15
ZYNQ SDK调试不能进入主函数 xiehao123xiehao 2020-9-3 22438 xiehao123xiehao 2020-9-4 09:07
请教一下Spartan6挂DDR3,数据率最大能到多少? xxdd 2020-9-2 12013 wye11083 2020-9-2 18:09
请大家帮忙看看,vivado烧录bin文件时的这些警告是什么问题? attach_img xxdd 2020-9-1 11635 zkf0100007 2020-9-1 22:41
FPGA和ASIC流程区别 新人帖 pointzero 2020-8-31 62556 diandianer 2020-9-1 17:51
Quartus13里面怎么设置普通IO口为开漏方式引脚? attach_img NewSpark 2020-3-22 167061 rei1984 2020-8-31 11:44
quartus的sof配置文件如何转换成可以用编程器烧录的bin文件? xxdd 2020-8-30 21926 xxdd 2020-8-31 08:56
FIR低通滤波器的输入值是16位的ADC编码值,还是转换后的电压值? 竹叶听筝 2020-8-26 172680 justdomyself 2020-8-29 07:30
ZYNQ SDK调试不能进入主函数 xiehao123xiehao 2020-8-27 21907 xiehao123xiehao 2020-8-27 13:41
在zynq sdk中烧写flash不行,但烧写fpga的bit就可以,是什么原因了? 新人帖 xiehao123xiehao 2020-8-26 55811 xiehao123xiehao 2020-8-27 11:48
可以用OV7670做人脸识别么? 52171314 2013-11-18 53371 scdvb 2020-8-26 22:13
在zynq板子上搞XVC,没法识别到目标芯片,可能是啥问题? attach_img zxq6 2018-11-27 236926 Monklong 2020-8-26 13:39
求一个MAX10的开发板原理图 attachment yuyu87 2020-8-25 63024 xiaoliang8071 2020-8-25 13:24
有人熟悉Xilinx SDK吗,难道Console窗口的数据连复制都支持不了? attach_img xxdd 2020-8-19 102333 miaoguoqiang 2020-8-20 15:00
分享一个新版的矿机控制卡资料·续 attachment Mecono 2020-4-28 356311 afsim 2020-8-19 13:46
大家做FPGA,工资能到多少? xxdd 2020-3-29 2911086 dimyR 2020-8-14 23:55
Altera USB Blaster,J-Link,ST-Link,CMSIS-DAP下载线,想用哪个刷哪个 attachment heatlevel zhiweirui 2019-7-15 7511215 SystemARM 2020-8-9 19:53
XC7A35T只用了一半资源编译都要40分钟,正常吗? attach_img xxdd 2020-8-8 153226 Alpha_Lee 2020-8-9 02:18
FPGA TCP/UDP千兆以太网高速传输方案, 开源UDP版工程 新人帖 attachment heatlevel chat1@126.com 2016-3-7 7217789 zya2008 2020-8-7 22:11
自制FPGA下载器FT232芯片 新人帖 attachment diancity 2020-7-29 26076 armok. 2020-8-3 20:20
请教下XILINX FPGA 的两个高速GTX GTP的BANK 可否通用高速时钟 ackyee 2020-7-28 156538 armok. 2020-8-3 20:03
zynq双核启动的时候应该怎么配置呢?悬赏50块钱话费,或者汤圆 attach_img honami520 2020-8-3 42081 armok. 2020-8-3 16:58
SRIO不用IP核,自己实现可行吗 zhoujingyi666 2020-7-31 72982 dykwai1 2020-8-3 14:57
有没有坛友在vivado下跑过microblaze的仿真,编译一直报错 attachment xxdd 2020-7-26 53130 armok. 2020-8-3 11:38
发一个OV7670采集图像在VGA显示的详细教程,详细到每行代码 heatlevel mcupro 2016-10-19 429028 luhuaren 2020-8-2 08:14
请教一下vivado中有没有类似Quartus II中In-System Memory Content Editor的工具? xxdd 2020-7-24 32862 armok. 2020-8-1 03:29
给大家开源一个人脸检测的RTL代码 attach_img heatlevel lulinchen 2018-11-29 134688 chengong 2020-7-31 09:39
QuartusII全系列破解包 attachment heatlevel 冰雪王爵 2014-7-9 6910088 diancity 2020-7-30 16:43
FPGA SOC 最小面积 的四路组相联指令Cache FIFO置换模式原理和实现 wye11083 2020-7-29 52521 get500wan 2020-7-30 13:43
问一个fpga串口通信精简帧协议的问题 attach_img lpandadp 2018-9-21 143679 zya2008 2020-7-29 23:19
求教,FPGA用HDMI2.0 IP的设计电路上的这两个芯片在设计中起什么作用 attach_img ackyee 2020-5-18 194061 ocam-vesta 2020-7-27 09:58
分享 : Xilinx ISE 14.7 Crack attachment lans0625 2014-3-19 137631 szguide 2020-7-24 08:00
Cadence设计出来的文件如何加入modelsim中仿真? 风风火火 2020-7-20 32179 Nuker 2020-7-23 11:43
这个FPGA培训的套路好深 cpumaker 2020-7-20 83461 18306886067 2020-7-21 16:51
上传个ZYNQ 矿板EBAZ4205的例子 attach_img enthier 2019-4-11 388647 advantech 2020-7-19 15:30
Antminer S9矿机控制卡使用PS时钟作为PL外部时钟 fchen2 2020-7-18 82723 fchen2 2020-7-18 19:32
转让VC707/ZC706/KC705 各两块 CMika 2019-7-26 32245 zxq6 2020-7-17 14:55
EP3C16F484 ddr2 quartus引脚分配编译到fitting这一步的时候,报错 attach_img zhoujingyi666 2020-7-13 31801 ocam-vesta 2020-7-16 17:58
请教modelsim用xilinx的ip仿真 风风火火 2020-7-9 61926 get500wan 2020-7-16 13:49
新手想买块FPGA板子 风风火火 2020-6-24 193543 hellowolf 2020-7-15 18:22
共享一下,Verilog HDL设计与实战视频教程及源码以及PDF, 天行者 2014-8-28 2912256 microEC 2020-7-13 16:05
视频矩阵(arm+fpga) bedlamitemcu 2015-3-23 314051 yyts 2020-7-9 13:58
请问FPGA的可配置寄存器的读写是怎么样的一个操作过程? attach_img 阿豪博士 2020-6-17 164357 偏偏倒倒 2020-7-8 21:59
Win10 LTSC如何安装USB-Blaster的驱动? bias 2020-7-6 42390 abutter 2020-7-8 21:50
各位老大是否有用过串口PSRAM? attachment NewSpark 2020-2-27 297388 wlcccccc 2020-7-7 09:11
如果要作为整个FPGA的时钟供给 要接MRCC 还是SRCC? ackyee 2020-7-4 12508 wye11083 2020-7-4 16:33
PHY芯片RTL8201BL能与AFBR5803一起使用吗? chunleilisky 2013-7-6 112421 SCS_Super 2020-7-2 21:45
求助:ise14.7在win10系统下生成bit文件总报错的解决方法 新人帖 幸福的鱼 2018-5-30 118685 telantan 2020-6-29 17:13
趁一下热度,发一个自己整理的CRC说明及C语言实现 attach_img heatlevel canspider 2019-9-20 468870 四叶草35 2020-6-28 15:43
开源一个USB外置显卡,基本功能已调通 attach_img heatlevel  ...2 hell-prototypes 2013-1-13 10717024 qtechzdh 2020-6-27 21:20
求助,做了个ZYNQ板子,2片 DDR3 采用FLYBY 走线,芯片发热死... attach_img 孤独的猫 2017-12-13 7616484 neqee 2020-6-25 02:26
大家学习PCIE都是看什么书 ? atom100 2017-2-10 96055 meirenai 2020-6-24 23:38
发一个最新的modelsim-win64-2019.1-se jjl3 2019-6-30 125854 GnssDoppler 2020-6-24 13:56
如何解决多位宽inout端口输出数据不稳定的问题 attach_img lpandadp 2020-6-23 31947 wye11083 2020-6-23 20:49
嵌入式全键盘拼音输入法分享 精华 attachment digest heatlevel chun2495 2017-2-9 6363303 oldca9001 2020-6-22 15:15
cyclone 4的lvds例化出来怎么不是差分的? attach_img zxq6 2020-6-17 22788 zxq6 2020-6-17 22:04
FPGA板间通信,用什么方式比较好? attach_img zxq6 2020-6-16 235104 Nuker 2020-6-16 22:02
请教XDMA不能跑到PCIE X4原因 attach_img n7400243 2020-6-13 42459 zjykwym 2020-6-16 15:25
求 Xilinx下载线FT232 实现方案,参考 JTAG-HS3。 attachment heatlevel sblpp 2016-12-11 7123080 hejiwei1026 2020-6-7 13:12
上一个比较强悍的工程NIOSII+UCOSII+UCGUI attach_img heatlevel searchsky 2013-10-11 256332 limitedy 2020-6-4 16:07
求教了,protel99se没有PLD选项 attach_img DIY7777 2019-5-26 102385 sunliezhi 2020-6-4 00:38
Verilog和SystemVerilog标准中的更多细微之处 attachment lyl520719 2020-1-2 84655 althars 2020-5-17 10:09
请问大家 FPGA如何输出HDMI信号的,用的转接芯片还是内部IP核心 ackyee 2020-5-11 42002 ackyee 2020-5-11 20:59
分享一个新版的矿机控制卡资料 attachment Mecono 2020-4-26 396407 Mecono 2020-5-9 12:56
有没有人熟悉zynq,sdk编译时报错undefined reference是什么问题 attach_img xxdd 2020-4-26 82827 abutter 2020-4-29 18:07
新人求助,想自己设计FPGA最小系统 新人帖 GibsonR8 2020-2-23 226437 wuq_cody 2020-4-28 08:44
外包 : 用 XILINX xc9536 解码 74HC165 信号 attachment huangyiting1990 2020-4-27 02133 huangyiting1990 2020-4-27 23:00
ZYNQ平台实现500MB/秒的数据读速度,用什么存储方案好? xxdd 2020-4-5 116947 zkf0100007 2020-4-25 08:29
请问XILINX系列的下载器可以不可以探测时钟输入引脚? 阿豪博士 2020-4-19 42315 阿豪博士 2020-4-19 16:47
用python 写了个riscv32I指令集仿真,初步可以运行 attach_img heatlevel hxl_led 2020-4-12 346227 xuyapple 2020-4-17 08:20
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子论坛 -- 东莞阿莫电子网站 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2023-10-4 12:13

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块