搜索
收藏本版 (107) |订阅

FPGA 今日: 0|主题: 10372|排名: 28 

作者 回复/查看 最后发表
大伙FPGA芯片都是从哪里买的?Xilinx Lattice Altera ziruo2002ab 2020-11-27 13531 bingo_zhang 2020-12-16 10:12
ZYNQ的ILA可以探测EMIO的信号吗 attach_img suebillt 2020-11-23 43876 suebillt 2020-12-13 21:19
网上叼来的 : xilinx平台DDR3设计中文版教程 attachment lans0625 2013-12-11 114837 大白 2020-12-10 16:09
我的ZYNQ FPGA接收AM广播成功了, attach_img heatlevel gongcsf 2018-11-13 5415133 420277228@qq.co 2020-12-10 10:58
《CPU自制入门》《自己动手写CPU》完本带详细书签 attach_img heatlevel 独孤帅 2016-2-9 7621430 kxm2008 2020-12-9 15:08
寻找eMMC读写IP feiban001 2020-12-6 02933 feiban001 2020-12-6 22:32
CPLD如何实现频率相加? attach_img qiang6091 2014-2-18 306411 huangqi412 2020-12-6 09:17
有没有人做过XC6SLX16-3CSG324C + 2 X DDR3的方案,想付费购买一套硬件方案 xxdd 2020-9-13 144883 wye11083 2020-12-2 22:50
请教下Xilinx 7系列的FPGA,配置引脚可以复用为普通IO吗? attach_img xxdd 2020-11-26 34690 li3962183775 2020-12-1 14:37
第一次发现 FPGA电平触发 仿真和实际是有区别的 ,没有延时 attach_img ackyee 2020-11-30 135065 ackyee 2020-12-1 08:37
LED彩屏开源项目征集帖 wxb1986527525 2011-5-6 7113013 minier 2020-11-28 10:07
询问Xilinx FPGA购买渠道 超群天晴Surp 2020-4-22 167164 dongzhiqing 2020-11-27 22:13
求助:Xilinx FPGA输出百兆时钟的管脚选择问题 attach_img Ross_Geller 2020-11-5 166779 dongzhiqing 2020-11-27 17:39
pwm子模块占用资源过大,求优化方法 hspydf 2020-11-16 73635 abutter 2020-11-18 18:08
XILINX AXI_CAN IP要收费吗? n7400243 2020-3-17 1311503 zkf0100007 2020-11-16 20:19
请问EPM3000系列CPLD用Quartus 哪个版本支持开发 attach_img waferhit 2020-3-2 289974 rei1984 2020-11-16 11:37
请大家推荐一款差分输出的有源晶,驱动FPGA的收发器 attach_img xxdd 2020-10-31 53400 hcambridge 2020-11-9 14:51
求助,帮忙看看代码什么问题 hspydf 2020-11-8 12798 wye11083 2020-11-8 22:30
stm32的mco输出时钟,可以作为fpga的输入吗? zxq6 2020-10-30 74062 zxq6 2020-11-8 16:29
CPLD里有没有管脚比较少,价格10元以内的,容易买到的型号 attachment rei1984 2020-11-7 124975 carefree1986 2020-11-8 10:33
UART的FPGA实现过程 - 附完整的FPGA,ModelSim,MCU代码和工程,以及实现文档 精华 digest heatlevel  ...2 adeko 2009-5-20 14843629 wjs81906 2020-11-7 07:52
请教下 SDI 的 EAV SAV 中的 XYZ要怎么表示 attach_img ackyee 2020-10-29 84095 swdebug 2020-11-4 23:43
求助,看看这段Verilog有什么问题, hspydf 2020-11-4 23106 hspydf 2020-11-4 21:46
有谁用过高云的FPGA嘛,有没有什么BUG? shenzw5984 2020-11-4 169366 wye11083 2020-11-4 12:14
求助,一段Verilog代码,看看哪里不对. hspydf 2020-11-3 12794 swdebug 2020-11-3 23:34
有人有FPGA 自定义协议的串口通信源码没?我想参考下. hspydf 2020-11-1 73517 rei1984 2020-11-2 22:45
从FPGA到制作集成电路有相关书籍吗? attachment yjamdfhqjs 2018-8-9 217881 pone1 2020-11-2 22:17
近期有个案子选FPGA,一搜发现MAX10的帖子和应用网页很少 liwei_jlu 2020-10-30 174898 xxdd 2020-11-1 21:00
请教一下,DDR3如果不用字节操作,可以把DM直接接地吗? attach_img xxdd 2020-10-31 23953 xxdd 2020-10-31 13:45
请教一下,对于artix-7,如果VCCO_14电压为2.5V,那么是不是VCCO_0也必须为2.5V? xxdd 2020-10-27 103695 hugohehuan 2020-10-31 00:10
在一个参考设计上看到DDR3差分时钟的终端用了阻容网络,有什么意义? attach_img xxdd 2020-10-28 94242 wye11083 2020-10-29 10:27
求Xilinx和altera最新的开发软件 mangolu 2020-10-27 153575 mangolu 2020-10-28 12:33
有人用fpga做过数字CDR吗,xilinx 7系列能否稳定实现8倍过采样? xxdd 2020-10-26 33691 wye11083 2020-10-26 17:29
DDS ip核产生sin与cos,输出到DAC这个过程是怎样的 xiehao123xiehao 2020-10-12 33496 xyz543 2020-10-25 13:23
请教一下,xilinx的artix7系列fpga ddr3控制器最大能支持多大位宽? attach_img xxdd 2020-10-24 54196 wye11083 2020-10-25 12:33
EBAZ4205 25M以太网时钟供给PL后会导致以太网不通 xukkkkkk 2020-5-4 44864 Monklong 2020-10-23 08:36
ZYNQ XC7Z020系列中MIO1使用3.3V供电,但是我的千兆PHY为2.5V供电,那能够运行么 xiehao123xiehao 2020-10-20 43771 zkf0100007 2020-10-20 21:19
求艾曼epm1270 CPLD开发板资料 attach_img flyfox8 2020-10-17 42741 flyfox8 2020-10-18 06:01
quartus 里面的pin planner内默认的 IO standard 起什么作用。 attach_img rei1984 2020-10-14 74170 rei1984 2020-10-15 11:54
请教PC并口与3.3V的FPGA通信直接串电阻或是要用TXB0108电平转换芯片好 ndt2000 2020-10-14 22464 ndt2000 2020-10-14 17:50
tqfp-44封装的cpld 有哪些型号? attach_img rei1984 2020-10-10 43041 zhanyanqiang 2020-10-14 11:04
使用ROM查找表实现DDS与直接调用FPGA DDS ip核之间有什么区别 xiehao123xiehao 2020-10-12 12811 谭春林 2020-10-13 14:16
调查: 如开源项目 大家对哪款cpu 在FPGA里实现感兴趣  8051 AVR PIC 还是别的 IP c  ...2 hxl_led 2010-12-24 10920145 shange144k8 2020-10-11 10:45
程序多写一句话,编译出来反而占用更少的LE。 CPLD的程序优化问题 attach_img rei1984 2020-9-22 234467 Alpha_Lee 2020-10-11 02:25
请问有没有能替代CYUSB3014的芯片,用在高速采集卡上 cpumaker 2019-10-19 1311538 cloudxxcloud 2020-10-10 07:53
请教各位一个FPGA Verilog语法问题,查了很多地方都不清楚 新人帖 hpsky 2020-8-5 83833 get500wan 2020-10-8 08:50
ep4ce16e22的io只能输出0.9v,从什么地方下手排查呢? zxq6 2020-9-16 123061 竹叶听筝 2020-10-7 09:47
为什么常用的sram,厂家标称的速度那么慢? rei1984 2020-10-6 124436 polarbear 2020-10-6 22:49
纠结已久,还是决定上传,深入浅出FPGA,你懂的! attachment heatlevel  ...2 orange-208 2012-9-15 14321254 云龙起舞 2020-10-5 17:21
cpld 驱动 VGA 640*480 液晶的代码,一直黑屏无显示,有通辽遇到过吗 attach_img rei1984 2020-9-9 113486 huangqi412 2020-9-29 20:21
请教Xilinx hdmi rx 数据流嵌入sav, eav的问题 attach_img swdebug 2020-9-23 42843 swdebug 2020-9-25 23:49
FPGA与串行输出ADC之间连接好做吗? 新人帖 daydayup! 2014-2-25 135291 icherry 2020-9-25 08:24
本人收集的所有FPGA精华资源(书籍,PPT,IP核,实例) 精华 attach_img digest heatlevel  ...23456 dytdyt2010 2012-5-20 582105233 gududedianzi 2020-9-21 13:48
EPM240 ,实际工程编译后用了 80% 的LE ,会不会出问题? attach_img rei1984 2020-9-18 173992 xyz543 2020-9-21 12:26
cyclone iv 系列,io延迟最低可以到多少? zxq6 2020-9-21 32589 wye11083 2020-9-21 12:25
大部分的fpga开发板都把DDR3L当DDR3来用,这样难道没风险吗? xxdd 2020-9-18 84003 yhg-cad 2020-9-19 01:19
想询问大佬们紫光同创的PGL12G的价格 吕布MCU 2020-9-18 02736 吕布MCU 2020-9-18 16:32
好头疼的CPLD 通讯协议调试!!找不到合适的调试方法 wowangru 2018-12-1 226250 rei1984 2020-9-16 09:55
来点干货,把VexRiscv调通了,正在全面迁移到RV32平台中。 attachment wye11083 2019-1-30 1510529 Eworm001 2020-9-15 16:58
高速CCD数字接口摄像机设计 attachment heatlevel 青年湖畔 2012-6-12 6713044 zhangzif 2020-9-13 20:24
XILINX 有没有脱机下载器? huangyiting1990 2020-9-9 123498 at90s 2020-9-10 16:58
ZYNQ QSPI可以用来做数据存储不 xiehao123xiehao 2020-9-3 33306 幸福的鱼 2020-9-8 08:33
菜鸟制作EP3C40+DDR2+USB3.0核心板 attach_img heatlevel  ...2 wildgoose0712 2012-11-6 10614783 Pjm2008 2020-9-6 19:04
ZYNQ读写QSPI flash,写flash后,程序进入网口死循环 xiehao123xiehao 2020-9-5 13065 xiehao123xiehao 2020-9-5 17:15
ZYNQ QSPI做数据存储 xiehao123xiehao 2020-9-4 02573 xiehao123xiehao 2020-9-4 17:15
ZYNQ SDK调试不能进入主函数 xiehao123xiehao 2020-9-3 23223 xiehao123xiehao 2020-9-4 09:07
请教一下Spartan6挂DDR3,数据率最大能到多少? xxdd 2020-9-2 12491 wye11083 2020-9-2 18:09
请大家帮忙看看,vivado烧录bin文件时的这些警告是什么问题? attach_img xxdd 2020-9-1 12050 zkf0100007 2020-9-1 22:41
FPGA和ASIC流程区别 新人帖 pointzero 2020-8-31 63269 diandianer 2020-9-1 17:51
Quartus13里面怎么设置普通IO口为开漏方式引脚? attach_img NewSpark 2020-3-22 168038 rei1984 2020-8-31 11:44
quartus的sof配置文件如何转换成可以用编程器烧录的bin文件? xxdd 2020-8-30 22497 xxdd 2020-8-31 08:56
FIR低通滤波器的输入值是16位的ADC编码值,还是转换后的电压值? 竹叶听筝 2020-8-26 173326 justdomyself 2020-8-29 07:30
ZYNQ SDK调试不能进入主函数 xiehao123xiehao 2020-8-27 22415 xiehao123xiehao 2020-8-27 13:41
在zynq sdk中烧写flash不行,但烧写fpga的bit就可以,是什么原因了? 新人帖 xiehao123xiehao 2020-8-26 56912 xiehao123xiehao 2020-8-27 11:48
可以用OV7670做人脸识别么? 52171314 2013-11-18 53918 scdvb 2020-8-26 22:13
在zynq板子上搞XVC,没法识别到目标芯片,可能是啥问题? attach_img zxq6 2018-11-27 237863 Monklong 2020-8-26 13:39
求一个MAX10的开发板原理图 attachment yuyu87 2020-8-25 63930 xiaoliang8071 2020-8-25 13:24
有人熟悉Xilinx SDK吗,难道Console窗口的数据连复制都支持不了? attach_img xxdd 2020-8-19 102988 miaoguoqiang 2020-8-20 15:00
分享一个新版的矿机控制卡资料·续 attachment Mecono 2020-4-28 357375 afsim 2020-8-19 13:46
大家做FPGA,工资能到多少? xxdd 2020-3-29 2912251 dimyR 2020-8-14 23:55
Altera USB Blaster,J-Link,ST-Link,CMSIS-DAP下载线,想用哪个刷哪个 attachment heatlevel zhiweirui 2019-7-15 7513147 SystemARM 2020-8-9 19:53
XC7A35T只用了一半资源编译都要40分钟,正常吗? attach_img xxdd 2020-8-8 154001 Alpha_Lee 2020-8-9 02:18
FPGA TCP/UDP千兆以太网高速传输方案, 开源UDP版工程 新人帖 attachment heatlevel chat1@126.com 2016-3-7 7219543 zya2008 2020-8-7 22:11
自制FPGA下载器FT232芯片 新人帖 attachment diancity 2020-7-29 27328 armok. 2020-8-3 20:20
请教下XILINX FPGA 的两个高速GTX GTP的BANK 可否通用高速时钟 ackyee 2020-7-28 157999 armok. 2020-8-3 20:03
zynq双核启动的时候应该怎么配置呢?悬赏50块钱话费,或者汤圆 attach_img honami520 2020-8-3 42647 armok. 2020-8-3 16:58
SRIO不用IP核,自己实现可行吗 zhoujingyi666 2020-7-31 73695 dykwai1 2020-8-3 14:57
有没有坛友在vivado下跑过microblaze的仿真,编译一直报错 attachment xxdd 2020-7-26 53927 armok. 2020-8-3 11:38
发一个OV7670采集图像在VGA显示的详细教程,详细到每行代码 heatlevel mcupro 2016-10-19 4210178 luhuaren 2020-8-2 08:14
请教一下vivado中有没有类似Quartus II中In-System Memory Content Editor的工具? xxdd 2020-7-24 34023 armok. 2020-8-1 03:29
给大家开源一个人脸检测的RTL代码 attach_img heatlevel lulinchen 2018-11-29 135676 chengong 2020-7-31 09:39
QuartusII全系列破解包 attachment heatlevel 冰雪王爵 2014-7-9 6911945 diancity 2020-7-30 16:43
FPGA SOC 最小面积 的四路组相联指令Cache FIFO置换模式原理和实现 wye11083 2020-7-29 53042 get500wan 2020-7-30 13:43
问一个fpga串口通信精简帧协议的问题 attach_img lpandadp 2018-9-21 144401 zya2008 2020-7-29 23:19
求教,FPGA用HDMI2.0 IP的设计电路上的这两个芯片在设计中起什么作用 attach_img ackyee 2020-5-18 194798 ocam-vesta 2020-7-27 09:58
分享 : Xilinx ISE 14.7 Crack attachment lans0625 2014-3-19 138258 szguide 2020-7-24 08:00
Cadence设计出来的文件如何加入modelsim中仿真? 风风火火 2020-7-20 32825 Nuker 2020-7-23 11:43
这个FPGA培训的套路好深 cpumaker 2020-7-20 84371 18306886067 2020-7-21 16:51
上传个ZYNQ 矿板EBAZ4205的例子 attach_img enthier 2019-4-11 389786 advantech 2020-7-19 15:30
Antminer S9矿机控制卡使用PS时钟作为PL外部时钟 fchen2 2020-7-18 83351 fchen2 2020-7-18 19:32
下一页 »

快速发帖

友情提示: 您当前发帖的板块是:FPGA。反政府言论将被立即封锁ID 。发错分论坛、标题不合格、重复发帖、大量使用大字体和彩色字,都是违规。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。点此查看更多发帖规则
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-6-8 07:29

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

返回顶部 返回版块